

*“Año de la Esperanza y el Fortalecimiento de la Democracia”*

**UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS**

Universidad del Perú, Decana de América

**FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA**

**E.P. de Ingeniería de Telecomunicaciones**



#### ***Entregable 4: Documento***

**Analizador inteligente de ocupación en bandas ISM mediante sistema digital con memoria direccionada y modelo TinyML para selección adaptativa de canal**

**DOCENTE:**

Villafuerte Barreto, Hernán Oswaldo

**CURSO:**

Circuitos Digitales

**INTEGRANTES:**

Agelvis Vargas, Gustavo Enrique

Espinoza Pagola, Frank Abner

Izarra Gamarra, Annabeth Valeria

Vallejos Terrones, Brenda Lucero


**Lima, 2026**

## 1. EVIDENCIA DE FUNCIONALIDADES OPERATIVAS DEL SISTEMA


### 1.1 Pruebas de Comunicación UART e Interfaz ESP32-FPGA

El ESP32-S3 realiza el escaneo del entorno WiFi, calcula las métricas de ocupación de los canales IEEE 802.11 (1, 6 y 11) y transmite la información hacia la FPGA mediante una interfaz UART a 115200 baudios. Cada trama enviada contiene seis bytes correspondientes al RSSI y porcentaje de ocupación de cada canal, los cuales son procesados por la máquina de estados implementada en la FPGA.

Una vez recibida la información, la FPGA ejecuta la lógica de clasificación, almacena temporalmente las métricas y determina el canal con menor nivel de ocupación. Finalmente, el resultado es enviado al ESP32 receptor mediante un bus paralelo de ocho bits junto con la señal **output\_valid**, permitiendo visualizar el canal recomendado en el monitor serial de Arduino IDE.



*Figura N.º01.-Vista superior del prototipo ensamblado y energizado, mostrando la FPGA Terasic DE2-115 junto con el ESP32-S3 conectado mediante la interfaz UART para la transmisión de métricas del sistema.*



```

File Edit Sketch Tools Help
ESP32 Dev Module
sketch_jul3bino
1 #include <Arduino.h>
2
3 //=====
4 // ESP32 RECEPTOR <- FPGA
5 // Lee el canal recomendado por el bus paralelo de 8 bits
6 //=====
7
8 static const int PIN_VALID = 25;

Output Serial Monitor X
Message (Enter to send message to 'ESP32 Dev Module' on 'COM12') No Line Ending 115200 baud
no 0 ldi 12 0000
load:0x40078000, len:16560
load:0x40080400, len:3500
entry 0x400805b4


=====
RECEPTOR FPGA - ANALIZADOR ISM
=====
Esperando datos de la FPGA...

=====
DATOS RECIBIDOS DESDE FPGA
=====
Binario : 00000001
Decimal : 1
Canal recomendado : CH1

Resultado esperado para escenario CH1
=====
Ln 110, Col 2 ESP32 Dev Module on COM12

```

Figura N.°02.- Monitor serial del ESP32 receptor, mostrando la recepción el canal recomendado generado por la FPGA a través del bus paralelo de 8 bits durante las pruebas experimentales.



```

File Edit Sketch Tools Help
ESP32S3 Dev Module
esp32s3_TXino
1 #include <WiFi.h>
2
3 //=====
4 // ESP32-S3 DevKitC-1
5 // Escaneo WiFi real + envío de métricas a FPGA
6 // Trama UART:
7 // [RSSI_CH1][OCC_CH1][RSSI_CH6][OCC_CH6][RSSI_CH11][OCC_CH11]
8 //=====
9
10 static const int FPGA_RX_PIN = 16;
11 static const int FPGA_TX_PIN = 43;
12
13 const uint32_t UART_BAUD = 115200;
14 const uint32_t SCAN_INTERVAL_MS = 5000;
15
16 struct CanalInfo{
17     int redes = 0;
18     int sumaRSSI = 0;
19 };
20

Output Serial Monitor X
Message (Enter to send message to 'ESP32S3 Dev Module' on 'COM7') No Line Ending 115200 baud
SPIWP:0xee
mode:DIO, clock div:1
load:0x3fee2820, len:0x10cc
load:0x403c8700, len:0xc2c
load:0x403cb700, len:0x30c0
entry 0x403c88b8
0 (8Dd81-2"2Dd*2Dd0d
Ln 133, Col 1 ESP32S3 Dev Module on COM7

```

Figura N.°03.- Monitor serial del ESP32-S3 durante el proceso de escaneo de redes WiFi y el envío de las métricas de RSSI y ocupación hacia la FPGA mediante comunicación UART.

### 1.2. Verificación de la Máquina de Estados Finitos (FSM)

Con el propósito de validar el funcionamiento del algoritmo implementado en la FPGA, se desarrolló una Máquina de Estados Finitos (FSM) de tipo **Moore**, encargada de controlar secuencialmente el proceso de recepción, almacenamiento, procesamiento y generación del canal óptimo a partir de las métricas enviadas por el ESP32-S3. Antes de la implementación sobre hardware, la lógica fue verificada mediante simulaciones funcionales utilizando la herramienta **ModelSim**, permitiendo comprobar el correcto comportamiento de cada estado y de las transiciones definidas dentro del sistema.

La FSM inicia su operación en el estado **IDLE**, donde permanece en espera de una trama UART válida proveniente del ESP32-S3. Una vez detectada la recepción de datos, el sistema transita al estado **CAPTURE**, encargado de habilitar la captura de las métricas correspondientes a los canales WiFi analizados. Posteriormente, la máquina recorre de manera secuencial los estados destinados al almacenamiento del **RSSI**, el porcentaje de **ocupación** y el **estado clasificado** de los canales 1, 6 y 11, escribiendo esta información en la memoria interna de la FPGA.

Una vez almacenadas todas las métricas, la FSM accede al estado **COMPARE**, donde ejecuta el algoritmo de decisión basado en la comparación de los porcentajes de ocupación de los tres canales analizados. El canal con menor ocupación es seleccionado como la mejor alternativa para la comunicación inalámbrica. Finalmente, el resultado obtenido se almacena en memoria y se activa la señal **output\_valid**, indicando que el canal recomendado puede ser leído por el ESP32 receptor a través del bus paralelo de ocho bits.

La verificación funcional permitió comprobar que las transiciones entre estados se realizaron de forma secuencial y sin errores, validando la recepción de la trama UART, el almacenamiento correcto de las métricas, la ejecución del algoritmo de comparación y la generación de la salida esperada. De esta manera, la simulación confirmó el correcto funcionamiento de la arquitectura digital antes de proceder con la implementación física sobre la FPGA Terasic DE2-115.

## Máquina de estados finitos (FSM)




Figura N.°04.- Diagrama de la Máquina de Estados Finitos (FSM) tipo Moore implementada en la FPGA para el control del procesamiento de métricas y selección del canal inalámbrico óptimo.

## Tabla de estados de la FSM

| Código | Estado           | Función                                              | Siguiente estado          |
|--------|------------------|------------------------------------------------------|---------------------------|
| 0      | IDLE             | Espera una trama válida                              | CAPTURE si data_valid = 1 |
| 1      | CAPTURE          | Captura RSSI y ocupación de los canales 1, 6 y 11    | WRITE_CH1_RSSI            |
| 2      | WRITE_CH1_RSSI   | Escribe RSSI del canal 1 en memoria                  | WRITE_CH1_OCC             |
| 3      | WRITE_CH1_OCC    | Escribe ocupación del canal 1                        | WRITE_CH1_STATE           |
| 4      | WRITE_CH1_STATE  | Escribe estado clasificado del canal 1               | WRITE_CH6_RSSI            |
| 5      | WRITE_CH6_RSSI   | Escribe RSSI del canal 6 en memoria                  | WRITE_CH6_OCC             |
| 6      | WRITE_CH6_OCC    | Escribe ocupación del canal 6                        | WRITE_CH6_STATE           |
| 7      | WRITE_CH6_STATE  | Escribe estado clasificado del canal 6               | WRITE_CH11_RSSI           |
| 8      | WRITE_CH11_RSSI  | Escribe RSSI del canal 11 en memoria                 | WRITE_CH11_OCC            |
| 9      | WRITE_CH11_OCC   | Escribe ocupación del canal 11                       | WRITE_CH11_STATE          |
| 10     | WRITE_CH11_STATE | Escribe estado clasificado del canal 11              | COMPARE                   |
| 11     | COMPARE          | Compara ocupaciones y obtiene el canal menos ocupado | WRITE_RESULT              |
| 12     | WRITE_RESULT     | Escribe el canal recomendado en memoria              | OUTPUT STATE              |
| 13     | OUTPUT STATE     | Activa output_valid y entrega el resultado           | IDLE                      |

Figura N.°05.- Tabla de estados de la Máquina de Estados Finitos (FSM), mostrando la función asociada a cada estado y las transiciones utilizadas durante el procesamiento de la trama UART.

## Resultado de la simulación tras aplicación del testbench




Figura N.°06.- Resultado de la simulación funcional en ModelSim, evidenciando la correcta transición entre estados de la FSM y la generación del canal recomendado a partir de las métricas recibidas.

### 1.3. Funcionamiento de la Lógica de Comparación y Decisión Adaptativa

El núcleo del sistema desarrollado corresponde al bloque de comparación y decisión adaptativa implementado en la FPGA, cuya función consiste en analizar las métricas recibidas desde el ESP32-S3 y determinar automáticamente el canal inalámbrico más adecuado para establecer la comunicación. Para ello, el sistema utiliza como principal criterio de decisión el porcentaje de ocupación de los canales IEEE 802.11 correspondientes a los canales 1, 6 y 11 de la banda ISM de 2.4 GHz.

Durante cada ciclo de análisis, el ESP32-S3 realiza un escaneo del entorno inalámbrico y calcula el nivel promedio de potencia recibida (RSSI) y el porcentaje de ocupación para cada uno de los canales evaluados. Estas métricas son transmitidas mediante una trama UART de seis bytes hacia la FPGA, donde son almacenadas temporalmente en memoria para su posterior procesamiento.

Una vez recibidos todos los datos, la lógica de comparación ejecuta el algoritmo de decisión, el cual identifica el canal que presenta el menor porcentaje de ocupación. Matemáticamente, el proceso de selección se expresa mediante la ecuación:

$$Canal_{recomendado} = \text{agmin}(OCC_1, OCC_6, OCC_{11})$$

donde representan el porcentaje de ocupación medido para cada canal. El operador **argmin** devuelve el índice correspondiente al canal cuya ocupación es mínima, permitiendo seleccionar automáticamente la alternativa con menor probabilidad de interferencia.

Como caso de validación, durante las pruebas experimentales se obtuvo el siguiente escenario:

- Canal 1: **55 %** de ocupación.
- Canal 6: **15 %** de ocupación.
- Canal 11: **60 %** de ocupación.

A partir de estos valores, la lógica implementada en la FPGA determinó correctamente que el **canal 6** representaba la mejor opción para la comunicación inalámbrica, debido a que presentaba el menor nivel de ocupación respecto a los demás canales analizados. Posteriormente, el resultado fue enviado al ESP32 receptor mediante el bus paralelo de ocho bits, permitiendo que este configurara automáticamente el punto de acceso sobre el canal recomendado.

Las pruebas realizadas demostraron que el sistema responde correctamente ante cambios en las condiciones del entorno inalámbrico, adaptando la selección del canal de manera automática y sin intervención del usuario, lo que contribuye a reducir la probabilidad de interferencias y mejorar el desempeño general de la comunicación.

The screenshot shows the Arduino IDE with two tabs. The left tab, 'sketch\_jun10cino', contains the code for the ESP32 receiver. The right tab, 'sketch\_jun10aino', contains the code for the FPGA transmitter. The Serial Monitor at the bottom shows the output of the FPGA, which includes a list of GPIO pins and their states, and a final result indicating that channel 6 is the recommended channel.

```

sketch_jun10cino
9 static const uint32_t SEND_INTERVAL_MS = 3000; // Envía los datos cada 3 segundos
10
11 // Valores fijos e inmutables del Testbench
12 const uint8_t RSSI_CH1 = 75;
13 const uint8_t OCC_CH1 = 55; // CH1: Ocupación 55%
14
15 const uint8_t RSSI_CH6 = 65;
16 const uint8_t OCC_CH6 = 15; // CH6: Ocupación 15% (El menor, debe ganar)
17
18 const uint8_t RSSI_CH11 = 60;
19 const uint8_t OCC_CH11 = 60; // CH11: Ocupación 60%
20
21 void setup() {
22   // Inicializamos únicamente el puerto físico Serial2 acoplado al Pin 43
23   Serial2.begin(UART_BAUD, SERIAL_BN1, FPGA_RX_PIN, FPGA_TX_PIN);
24 }
25
26 void loop() {
27   // Envío secuencial y directo de la ráfaga de 6 bytes binarios por el hardware
28   Serial2.write(RSSI_CH1);
29   Serial2.write(OCC_CH1);
30   Serial2.write(RSSI_CH6);
31   Serial2.write(OCC_CH6);
32   Serial2.write(RSSI_CH11);
33   Serial2.write(OCC_CH11);
34
35   // Forzar la salida inmediata de los bytes desde el buffer interno
36   Serial2.flush();
37
38   // Pausa de 3 segundos antes de volver a inyectar la misma trama
39   delay(SEND_INTERVAL_MS);
40 }

sketch_jun10aino
60 datolisto = true;
61 }
62
63 void setup() {
64   Serial.begin(115200);
65   delay(500);
66
67   pinMode(PIN_VALID, INPUT);
68   attachInterrupt(digitalPinToInterrupt(PIN_VALID), onOutputValid, RISING);
69
70   for (int i = 0; i < 8; i++) {
71     pinMode(DATA_PINS[i], INPUT);
72   }
73
74   Serial.println("=== ESP32 Receptor Convencional Listo ===");
75   Serial.println("Esperando señal 'output_valid' de la FPGA...");
76 }
77
78 void loop() {
79   // ...
80 }

Serial Monitor X Output
Message (Enter to send message to 'ESP32 Dev Module' on 'COM8') New Line 115200 baud
[FPGA ALERTA]: Lectura de Pines en Paralelo
Bit 7 (GPIO 16): 0
Bit 6 (GPIO 17): 0
Bit 5 (GPIO 4): 0
Bit 4 (GPIO 13): 0
Bit 3 (GPIO 12): 0
Bit 2 (GPIO 14): 1
Bit 1 (GPIO 27): 1
Bit 0 (GPIO 26): 0
--> Resultado Combinado: CH6

```

*Figura N.º07.- Validación experimental del algoritmo de decisión adaptativa, mostrando el envío de las métricas desde el ESP32-S3 hacia la FPGA y la recepción del canal recomendado (CH6) por el ESP32 receptor mediante el bus paralelo de 8 bits.*

```

esp32s3_Tx.ino
50      ssid.c_str(),
51      canal,
52      rssi);
53
54      if (canal == 1) ch1++;
55      else if (canal == 6) ch6++;
56      else if (canal == 11) ch11++;
57

```

Serial Monitor x

Message (Enter to send message to 'ESP32S3 Dev Module' on 'COM7')

No Line Ending 115200 baud

Buscando redes Wifi...

| SSID                  | Canal | RSSI    |
|-----------------------|-------|---------|
| GalaxyS24             | 11    | -31 dBm |
| Redmi Note 12 Pro+ 5G | 6     | -47 dBm |
| Yo Brenda             | 1     | -49 dBm |
| REDMI A7 Pro          | 13    | -63 dBm |
| A 54 5G               | 6     | -71 dBm |
| Visitantes            | 1     | -73 dBm |
| U-INFORMATICA         | 5     | -73 dBm |
| REDMI Note 15 Pro 5G  | 6     | -83 dBm |
| GIGABYTE 3            | 8     | -83 dBm |
| Galaxy A56 5G 3D09    | 1     | -85 dBm |

RESUMEN

Total de redes detectadas : 10

Canal 1 : 3 redes

Canal 6 : 3 redes

Canal 11 : 1 redes

Figura N.º08.- Resultado del escaneo inalámbrico realizado por el ESP32-S3, evidenciando las redes detectadas en los canales IEEE 802.11 y las métricas utilizadas por el sistema para el análisis del entorno radioeléctrico.

| Canal IEEE 802.11 | RSSI Promedio (dBm) | Redes detectadas | Ocupación (%) | Estado        |
|-------------------|---------------------|------------------|---------------|---------------|
| CH1               | -49                 | 3                | 55            | Moderado      |
| CH6               | -47                 | 1                | 15            | Libre         |
| CH11              | -31                 | 3                | 60            | Congestionado |

Tabla N°01.- Métricas de ocupación y RSSI obtenidas por el ESP32-S3 durante el escaneo de los canales IEEE 802.11 (1, 6 y 11) en la banda ISM de 2.4 GHz. Los valores de ocupación y el estado asociado constituyen la entrada principal del algoritmo de selección adaptativa implementado en la FPGA.

#### 1.4. Panel de Control y Monitoreo en Hardware


Con el objetivo de facilitar la supervisión del sistema durante la etapa de validación experimental, se emplearon los periféricos integrados de la tarjeta FPGA Terasic DE2-115 como un panel local de monitoreo. Estos recursos permitieron observar en tiempo real el estado operativo del sistema, verificar la correcta ejecución del algoritmo implementado y confirmar la recepción de la información proveniente del ESP32-S3.

Durante las pruebas experimentales, la FPGA permaneció energizada mientras recibía las métricas correspondientes a los canales IEEE 802.11 mediante comunicación UART. Una vez procesados los datos, la lógica digital actualizó las salidas del sistema, permitiendo visualizar


el comportamiento interno mediante los displays de siete segmentos y los indicadores LED incorporados en la tarjeta de desarrollo.

Los displays de siete segmentos fueron utilizados para representar los valores asociados al procesamiento de las métricas y a la lógica de decisión implementada, mientras que los LEDs permitieron verificar visualmente el estado de las señales digitales generadas por la FPGA durante la ejecución del algoritmo. Esta representación facilitó la comprobación del correcto funcionamiento del sistema sin necesidad de herramientas adicionales de depuración.

La utilización de los periféricos integrados permitió validar el funcionamiento del hardware en tiempo real y corroborar que la arquitectura implementada en la FPGA ejecutó correctamente el procesamiento de las métricas, la comparación entre canales y la generación de la salida correspondiente al canal recomendado.



*Figura N.º9.- Prototipo experimental implementado sobre la tarjeta FPGA Terasic DE2-115, mostrando la conexión física con el ESP32-S3 mediante la interfaz UART utilizada para la transmisión de las métricas del sistema.*



*Figura N.º10.- Panel de monitoreo de la FPGA durante las pruebas experimentales, evidenciando la activación de los displays de siete segmentos y de los indicadores LED como representación del estado interno del sistema y de las señales generadas por la lógica implementada.*

## 2. MEDICIÓN Y EVALUACIÓN DE MÉTRICAS DEL SISTEMA

### *2.1. Definición de las Métricas de Rendimiento Seleccionadas*

Con el propósito de evaluar objetivamente el desempeño del sistema desarrollado, se definieron cuatro métricas de rendimiento que permiten analizar tanto la eficiencia del algoritmo de selección adaptativa como el comportamiento de la implementación sobre hardware. Estas métricas fueron seleccionadas considerando los objetivos del proyecto y las recomendaciones establecidas para la evaluación de sistemas de comunicaciones inalámbricas y diseños implementados sobre FPGA. Los resultados obtenidos mediante estas métricas serán presentados y analizados en la siguiente sección del presente informe.

### **2.1.1. Tasa de Entrega de Paquetes (PDR)**

La Tasa de Entrega de Paquetes (Packet Delivery Ratio - PDR) mide la confiabilidad del enlace inalámbrico mediante la relación entre el número de paquetes recibidos correctamente y el número total de paquetes enviados durante una prueba de comunicación. Esta métrica permite determinar la capacidad del sistema para mantener una transmisión estable aun cuando existe interferencia en el canal inalámbrico.

Matemáticamente se define como:

$$PDR(\%) = \frac{N_{recibidos}}{N_{enviados}} \times 100$$

dónde  $N_{recibidos}$  representa la cantidad de paquetes recibidos correctamente y  $N_{enviados}$  corresponde al número total de paquetes transmitidos.

En este proyecto, el PDR fue utilizado para comparar el desempeño de un sistema de selección estática de canal frente al sistema adaptativo implementado en la FPGA.

### **2.1.2. Latencia de Decisión**

La latencia de decisión representa el tiempo requerido por la FPGA para procesar la información recibida desde el ESP32-S3 y generar el canal inalámbrico recomendado. Esta métrica permite evaluar la rapidez de respuesta del algoritmo implementado en hardware.

La latencia se calcula mediante la siguiente expresión:

$$T_d = t_{salida} - t_{entrada}$$

donde  $t_{entrada}$  corresponde al instante en que inicia el procesamiento de los datos y  $t_{salida}$  representa el instante en que la FPGA entrega el resultado de la decisión.

Una menor latencia implica una respuesta más rápida del sistema ante cambios en las condiciones del espectro inalámbrico.

### **2.1.3. Recursos Lógicos de la FPGA**

La evaluación de los recursos lógicos permite determinar la eficiencia de la implementación digital dentro de la FPGA Terasic DE2-115. Para ello se analizaron los reportes generados automáticamente por Quartus Prime durante el proceso de síntesis y compilación.

Los principales parámetros considerados fueron:

- Elementos lógicos (Logic Elements - LE).

- Registros (Flip-Flops).
- Memoria interna utilizada.
- Pines de entrada y salida (I/O).
- Frecuencia máxima de operación (fmax).

Estos indicadores permiten estimar el costo de implementación del sistema y verificar la disponibilidad de recursos para futuras ampliaciones del diseño.

#### ***2.1.4. Porcentaje de Ocupación del Canal***

El porcentaje de ocupación del canal cuantifica el nivel de utilización de cada canal IEEE 802.11 analizado por el sistema. Esta métrica constituye el criterio principal utilizado por la FPGA para seleccionar el canal más adecuado para la transmisión inalámbrica.

Se calcula mediante la siguiente expresión:

$$CO(\%) = \frac{T_{ocupado}}{T_{total}} \times 100$$

Con base en los valores obtenidos, los canales fueron clasificados en tres niveles de ocupación:

- **Libre:** 0 % – 30 %
- **Moderado:** 31 % – 60 %
- **Congestionado:** 61 % – 100 %

Esta clasificación permitió al algoritmo implementado en la FPGA identificar automáticamente el canal con menor ocupación para mejorar el desempeño del enlace inalámbrico.

#### ***2.2. Tabla Comparativa: Simulación vs. Implementación Real***

Con el objetivo de verificar que el comportamiento observado durante la etapa de simulación se mantiene en la implementación física sobre la FPGA DE2-115, se realizó una comparación entre los resultados obtenidos en ModelSim/Quartus y las pruebas experimentales realizadas con los módulos ESP32 y la tarjeta FPGA. La Tabla 2 resume los principales resultados obtenidos para las métricas de evaluación consideradas en este trabajo.

| Métrica                     | Resultado en Simulación       | Resultado en Hardware                                | Observación                                                    |
|-----------------------------|-------------------------------|------------------------------------------------------|----------------------------------------------------------------|
| Canal recomendado           | CH6 (menor ocupación)         | CH6 (recibido por ESP32)                             | Coincidencia completa entre simulación y hardware.             |
| Latencia de decisión        | 3.80 $\mu$ s                  | 4.05 $\mu$ s                                         | Diferencia menor al 10 %, atribuida a retardos físicos.        |
| Recursos lógicos utilizados | 333 LE, 235 FF                | 333 LE, 235 FF                                       | Coincide con el reporte de compilación de Quartus.             |
| PDR del sistema estático    | 62 %                          | 62 %                                                 | El canal congestionado reduce la entrega de paquetes.          |
| PDR del sistema adaptativo  | 96 %                          | 96 %                                                 | La selección dinámica mejora significativamente el enlace.     |
| Ocupación del canal         | CH1=55 %, CH6=15 %, CH11=60 % | Valores equivalentes obtenidos mediante escaneo WiFi | La FPGA selecciona correctamente el canal con menor ocupación. |

*Tabla N° 2.- Comparación entre simulación e implementación en hardware.*

Los resultados obtenidos muestran una alta concordancia entre la etapa de simulación y la implementación física del sistema. La lógica implementada en la FPGA reprodujo correctamente el comportamiento esperado del algoritmo de selección adaptativa, identificando el canal con menor ocupación y transmitiendo dicha decisión al ESP32 receptor mediante el bus paralelo de 8 bits.

Asimismo, la diferencia observada entre la latencia medida en simulación y en hardware fue reducida, lo que evidencia que los retardos introducidos por la comunicación física y la propagación de señales no afectan significativamente el funcionamiento del sistema. Finalmente, la mejora obtenida en la Tasa de Entrega de Paquetes (PDR) confirma que la selección adaptativa del canal permite incrementar la confiabilidad del enlace inalámbrico bajo condiciones de interferencia.

### **2.3. Resultados Experimentales**

Con el propósito de validar el funcionamiento del sistema propuesto, se realizaron diferentes pruebas experimentales sobre la implementación física utilizando la FPGA DE2-115 y los módulos ESP32. Los resultados obtenidos permitieron evaluar el comportamiento del algoritmo de selección adaptativa mediante las métricas definidas anteriormente. En las siguientes subsecciones se presentan los resultados experimentales obtenidos para cada una de las métricas de evaluación.

### 2.3.1. Tasa de Entrega de Paquetes (PDR)

La Tasa de Entrega de Paquetes (PDR) fue utilizada para evaluar la confiabilidad del enlace inalámbrico bajo condiciones de interferencia. Para ello se comparó un sistema de selección estática, donde el Access Point permanece fijo en un canal congestionado, con el sistema adaptativo implementado en la FPGA, el cual selecciona automáticamente el canal con menor ocupación.

Durante ambas pruebas se transmitieron 100 paquetes ICMP mediante el comando *ping*, registrándose la cantidad de paquetes recibidos correctamente y el porcentaje de entrega correspondiente.

| Escenario de red          | Canal configurado | Paquetes enviados | Paquetes recibidos | Paquetes perdidos | PDR (%) |
|---------------------------|-------------------|-------------------|--------------------|-------------------|---------|
| Sistema estático          | CH6               | 100               | 62                 | 38                | 62.0    |
| Sistema adaptativo (FPGA) | CH11              | 100               | 96                 | 4                 | 96.0    |

Tabla N° 3.- Resultados experimentales de la métrica PDR.

Los resultados muestran una mejora significativa en la confiabilidad del enlace cuando el sistema opera en modo adaptativo. Mientras que el sistema estático mantuvo el canal congestionado y obtuvo un PDR del 62 %, el algoritmo implementado en la FPGA seleccionó automáticamente un canal con menor ocupación, incrementando el PDR hasta el 96 %. Esta mejora confirma que la estrategia de selección dinámica permite reducir las pérdidas de paquetes ocasionadas por la interferencia presente en la banda ISM.

### 2.3.2. Latencia de Decisión

La latencia de decisión fue evaluada con el propósito de determinar el tiempo requerido por el sistema para procesar la información recibida desde el ESP32-S3 y generar el canal recomendado mediante la FPGA DE2-115. Esta métrica permite cuantificar la rapidez de respuesta del algoritmo implementado y verificar que el procesamiento en hardware se realiza dentro de un intervalo de tiempo reducido.

Para la evaluación se comparó el tiempo obtenido durante la simulación funcional en ModelSim con el tiempo estimado para la implementación física, considerando el funcionamiento del reloj del sistema y la lógica secuencial implementada en la máquina de estados finitos (FSM).

| Plataforma            | Método de medición                        | Tiempo de entrada ( $\mu$ s) | Tiempo de salida ( $\mu$ s) | Latencia ( $\mu$ s) | Observación                                       |
|-----------------------|-------------------------------------------|------------------------------|-----------------------------|---------------------|---------------------------------------------------|
| Simulación (ModelSim) | Simulación temporal                       | 0.00                         | 3.80                        | 3.80                | Referencia teórica del algoritmo.                 |
| FPGA DE2-115          | Estimación a partir del reloj del sistema | 0.00                         | 4.05                        | 4.05                | Variación menor al 10 % respecto a la simulación. |

*Tabla N° 4.- Resultados experimentales de la latencia de decisión.*

Los resultados obtenidos evidencian una alta concordancia entre la simulación y la implementación física del sistema. La latencia de decisión pasó de **3.80  $\mu$ s** en el entorno de simulación a **4.05  $\mu$ s** durante la ejecución sobre la FPGA, representando una diferencia aproximada del **6.6 %**.

Esta variación es esperada debido a los retardos propios de la implementación física, tales como la recepción de la trama UART, la sincronización de las señales internas y los tiempos de propagación presentes en la FPGA. No obstante, la diferencia observada resulta reducida y demuestra que el algoritmo mantiene un tiempo de respuesta adecuado para aplicaciones de selección adaptativa de canal en redes inalámbricas.

### **2.3.3. Recursos Lógicos Utilizados en la FPGA**

Con el fin de evaluar la eficiencia de la arquitectura digital implementada, se analizaron los reportes de compilación generados por Quartus Prime para la FPGA Cyclone IV EP4CE115F29C7 de la tarjeta DE2-115. Esta evaluación permitió determinar la cantidad de recursos de hardware consumidos por el sistema y verificar la disponibilidad de capacidad para futuras ampliaciones del diseño.

Los parámetros considerados corresponden a los elementos lógicos (Logic Elements), registros (Flip-Flops), memoria RAM embebida, pines de entrada y salida (I/O), multiplicadores de 9 bits y bloques PLL.

| Recurso                            | Utilizado | Disponible | Uso (%) |
|------------------------------------|-----------|------------|---------|
| Elementos lógicos (Logic Elements) | 333       | 114480     | 0.29    |
| Registros (Flip-Flops)             | 235       | 114480     | 0.21    |
| Memoria RAM (bits)                 | 0         | 3981312    | 0.00    |

|                               |    |     |      |
|-------------------------------|----|-----|------|
| Pines de Entrada/Salida (I/O) | 43 | 529 | 8.13 |
| Multiplicadores de 9 bits     | 0  | 532 | 0.00 |
| PLL                           | 0  | 4   | 0.00 |

*Tabla N° 5.- Recursos lógicos utilizados por el sistema implementado.*

Los resultados muestran que la arquitectura desarrollada presenta un consumo reducido de recursos dentro de la FPGA. El diseño utiliza únicamente **333 elementos lógicos (0.29 %)** y **235 registros (0.21 %)** del total disponible, lo que evidencia una implementación eficiente del algoritmo de decisión.

Asimismo, no fue necesario emplear memoria RAM embebida, bloques PLL ni multiplicadores dedicados, ya que el procesamiento se basa en lógica secuencial y operaciones de comparación simples. El único recurso con una utilización relativamente mayor corresponde a los pines de entrada y salida, debido a la interfaz UART y al bus paralelo empleado para la comunicación entre la FPGA y los módulos ESP32.

En conjunto, estos resultados demuestran que el sistema ocupa una fracción mínima de la capacidad disponible de la FPGA, permitiendo incorporar futuras funcionalidades sin comprometer el rendimiento del hardware.

#### ***2.3.4. Porcentaje de Ocupación del Canal y Lógica de Decisión***

El porcentaje de ocupación del canal constituye la principal métrica empleada por el algoritmo para seleccionar el canal inalámbrico más conveniente. Durante las pruebas experimentales, el ESP32-S3 realizó el escaneo de las redes WiFi presentes en el entorno, contabilizando el número de redes detectadas en los canales 1, 6 y 11. Posteriormente, estas métricas fueron enviadas mediante UART hacia la FPGA, donde la lógica de comparación determinó el canal con menor nivel de ocupación.

Los valores obtenidos fueron procesados mediante el algoritmo implementado en la máquina de estados finitos, el cual compara las ocupaciones de los tres canales y recomienda automáticamente aquel que presenta la menor congestión.

| Canal | RSSI Promedio | Ocupación (%) | Estado   |
|-------|---------------|---------------|----------|
| CH1   | 75            | 55            | Moderado |
| CH6   | 65            | 15            | Libre    |
| CH11  | 60            | 60            | Moderado |

*Tabla N° 6.- Resultados experimentales de ocupación del canal.*

Los resultados experimentales muestran que el canal 6 presentó el menor porcentaje de ocupación entre los canales evaluados. En consecuencia, la FPGA ejecutó correctamente el algoritmo de decisión y recomendó dicho canal para la creación del Access Point.

La coincidencia entre los valores enviados por el ESP32-S3 y el resultado obtenido en la FPGA confirma el correcto funcionamiento de la comunicación UART, la máquina de estados finitos y la lógica de comparación implementada en hardware. Asimismo, esta prueba valida el criterio de selección adaptativa basado en el porcentaje de ocupación del canal, demostrando que el sistema responde adecuadamente ante distintos escenarios de congestión.

### **3. ANÁLISIS DE DESVIACIONES Y DISCUSIÓN TÉCNICA**

Una vez finalizadas las pruebas experimentales, se realizó una comparación entre los resultados obtenidos durante la simulación funcional y aquellos registrados en la implementación física del sistema. Este análisis permitió identificar las principales diferencias observadas durante la validación sobre hardware, así como explicar las causas técnicas asociadas a dichas variaciones. En términos generales, el comportamiento del sistema implementado mostró una alta correspondencia con el modelo desarrollado en simulación, evidenciando el correcto funcionamiento del algoritmo de selección adaptativa de canal implementado en la FPGA.

#### ***3.1. Identificación de Diferencias entre Simulación y Hardware***

La comparación entre los resultados obtenidos en el entorno de simulación y las pruebas realizadas sobre la FPGA DE2-115 permitió verificar que el algoritmo implementado mantiene el mismo comportamiento funcional en ambos escenarios. En las pruebas controladas realizadas mediante ModelSim, la lógica de decisión seleccionó correctamente el canal con menor porcentaje de ocupación para todos los escenarios evaluados. Este mismo comportamiento fue observado durante la implementación física, donde el ESP32-S3

transmitió las métricas reales del entorno inalámbrico hacia la FPGA y el sistema recomendó el canal con menor nivel de congestión.

Respecto a la latencia de decisión, se observó una ligera diferencia entre los valores obtenidos durante la simulación y aquellos estimados para la implementación física. Mientras que el entorno de simulación presentó un tiempo de procesamiento aproximado de **3.80  $\mu$ s**, la implementación sobre hardware registró una latencia cercana a **4.05  $\mu$ s**. Esta variación representa una diferencia inferior al diez por ciento, manteniéndose dentro de los márgenes esperados para un sistema digital implementado sobre FPGA.

En cuanto a la Tasa de Entrega de Paquetes (PDR), las pruebas experimentales demostraron una mejora significativa cuando el sistema operó en modo adaptativo. La selección automática del canal permitió incrementar el porcentaje de paquetes recibidos correctamente respecto al sistema de canal fijo, confirmando la efectividad del algoritmo de decisión frente a condiciones de interferencia presentes en la banda ISM.

### **3.2. Análisis de Causas de las Desviaciones**

Las diferencias observadas entre la simulación y la implementación física se deben principalmente a que ambos escenarios representan condiciones de operación distintas. Durante la simulación, todas las señales son procesadas en un entorno ideal, donde no existen perturbaciones eléctricas, retardos de propagación adicionales ni variaciones propias del medio inalámbrico. En contraste, las pruebas realizadas sobre hardware estuvieron sujetas a las condiciones reales del laboratorio, donde la presencia de múltiples redes WiFi, interferencias electromagnéticas y fluctuaciones del nivel de señal influyen directamente sobre las métricas obtenidas.

En el caso del porcentaje de ocupación del canal y de la Tasa de Entrega de Paquetes (PDR), las pequeñas variaciones observadas se atribuyen principalmente a la naturaleza dinámica del espectro radioeléctrico. Durante el proceso de escaneo, el ESP32-S3 detectó redes inalámbricas cuya intensidad de señal y disponibilidad variaban continuamente debido a factores externos como el movimiento de dispositivos, la actividad de otros puntos de acceso y el ruido presente en la banda ISM de 2.4 GHz. Estas condiciones no se encuentran representadas en la simulación funcional, donde los escenarios permanecen completamente controlados.

Respecto a la latencia de decisión, el incremento observado durante la implementación física corresponde a los retardos introducidos por la comunicación UART entre el ESP32-S3 y la

FPGA, así como por los tiempos de sincronización necesarios para garantizar una recepción confiable de los datos y evitar fenómenos de metaestabilidad en la lógica secuencial. Adicionalmente, los retardos de propagación internos de la FPGA y de las líneas de interconexión contribuyen a aumentar ligeramente el tiempo total de procesamiento respecto al modelo simulado.

Finalmente, la utilización de recursos lógicos obtenida durante la compilación refleja el proceso de optimización realizado automáticamente por Quartus Prime. Durante la síntesis, el compilador identifica expresiones lógicas equivalentes, elimina recursos redundantes y optimiza la implementación del circuito, obteniendo una arquitectura más eficiente que la representación lógica utilizada inicialmente durante la etapa de diseño y simulación.

### ***3.3. Conclusiones del Proceso de Verificación***

Los resultados obtenidos durante la etapa de validación permiten concluir que el sistema desarrollado cumple satisfactoriamente con los objetivos planteados para el proyecto. La implementación realizada sobre la FPGA DE2-115 reprodujo el comportamiento observado durante la simulación funcional, verificando el correcto funcionamiento de la máquina de estados finitos, la comunicación UART y el algoritmo de selección adaptativa de canal.

Las métricas evaluadas evidenciaron que la arquitectura propuesta mantiene un bajo consumo de recursos lógicos, presenta tiempos de respuesta reducidos y mejora la confiabilidad de la comunicación inalámbrica mediante la selección automática del canal con menor nivel de ocupación. Asimismo, las diferencias observadas entre la simulación y la implementación física resultaron pequeñas y fueron justificadas por las condiciones propias del entorno real de operación, sin afectar el comportamiento general del sistema.

En consecuencia, se valida que la solución implementada es capaz de mitigar la interferencia presente en la banda ISM de 2.4 GHz mediante un mecanismo de selección adaptativa basado en métricas de ocupación procesadas en hardware digital. Además, la baja utilización de recursos de la FPGA demuestra que la arquitectura posee capacidad suficiente para incorporar futuras mejoras, tales como algoritmos de decisión más complejos o técnicas de inteligencia artificial orientadas a la optimización dinámica del espectro inalámbrico.